材料的介电常数对TSV传输性能的影响。文献[5]综合分析了TSV材料、结构参数对其RLC寄生效应参数的影响。文献[6]在传热条件下分别提取了硅通孔纵向和横向的热阻和温度的热传输解析模型。
从以上研究现状可以知道，在TSV热分析方面，主要分析了TSV对芯片热性能的影响，而对TSV传输性能的研究没有考虑TSV互连自热的影响。而在前面的介绍中知道TSV互连自身的电热问题会严重影响其电路性能，甚至会导致失效。针对这些问题，本文建立了考虑TSV互连自热影响下的有限元分析模型，并在此基础上分析TSV的传输性能。
1 TSV几何模型
本文中以圆柱形TSV为对象，导体材料为铜，绝缘层为二氧化硅，TSV之间的填充层为硅，其简化结构如图1所示。参数如下：铜导体半径=4 μm，二氧化硅绝缘层厚度=100 nm，硅层厚度=10 μm，硅衬底高度=100 μm，二氧化硅氧化层介电常数，硅衬底介电常数和电导率（电阻率）。
2 MOS效应
圆柱形TSV的MOS效应已经提出并得到验证[7]，由TSV的结构容易看出，在圆柱形TSV的MOS结构可以通过一维的Poisson方程求解如下：
MOS结构存在三种工作状态，可变电阻区，恒流区和击穿区。MOS管施加的电压超过阈值电压时，耗尽区域达到其最大值，相应的耗尽区半径可以通过阈值条件计算出来：
式中：为玻尔兹曼常数；是温度；是本征载流子浓度；是电子电荷。MOS管的阈值电压可以表示为：
如图2所示为考虑电热影响下的集总元件电路模型，和分别为铜导体的电阻和电感，可通过式（11）和式（12）得到。和分别为氧化层电容和耗尽层电容[8]，和分别为硅衬底的电容和电阻，其值分别为40 F和134。
3 TSV互连传输性能分析
3.1 温度影响下传输性能分析
电热效应会对TSV的传输特性产生显著的影响，本文中主要研究TSV互连的正向传输能力，也就是参数。如图3所示，由多物理场仿真软件COMSOL计算得到的结果与等效电路模型得到的结果进行对比。
由图3可得出结论：
（1） COMSOL仿真结果与等效电路模型得到的参数非常接近，结果相差不到0.01 dB，表明本文等效电路模型方法的正确性。
（2） 加载信号产生的温度会影响TSV互连的传输性能，也就是温度会使TSV互连的值变小。其中主要的原因是因为加载信号产生的温度会增大寄生电容和电阻的值，而电容和电阻的增大会提高TSV互连的功耗，因此加载信号产生的温度会使TSV互连的正向传输性能变差。
3.2 TSV互连半径对S参数的影响
分析采用TSV半径分别为4 μm，6 μm，8 μm；二氧化硅的厚度为100 nm，10 μm；TSV的高度为100 μm。结果如图4所示。
由图4可知TSV半径越大，的值越大，而且变化比较明显，在10 GHz时半径从4 μm增加到8 μm，的值从-0.28 dB增加到-0.21 dB，也就是TSV互连的传输性能随着半径的增大而变得越好。因为TSV的阻抗随着半径的增大而减小，导体损耗减小，在设计时，应在制造工艺允许的范围内考虑增大TSV半径。
3.3 TSV互连高度对S参数的影响
将TSV的高度分别设置为100 μm，125 μm，150 μm，其他参数仍采用上述相同的结构： TSV半径为4 μm、二氧化硅的厚度为100 nm，仿真结果如图5所示。由圖5知为100 μm时的传输特性性能最好，而为150 μm时传输特性性能最差，所以得出TSV传输特性性能与其互连高度呈反比关系。因为TSV互连高度增加会引起导体损耗与介质损耗的增大，在设计时应选取尽量短的TSV进行传输。
3.4 TSV二氧化硅层厚度对S参数的影响
结构参数取TSV半径为4 μm；二氧化硅的厚度分别为100 nm，200 nm，300 nm；TSV的高度为100 μm，研究二氧化硅层厚度对TSV互连传输性能的影响，结果如图6所示。由图6可见，随着绝缘层厚度的增加，的值变得越大，也就是增加二氧化硅层的厚度可以改善TSV的传输性能。这是由于二氧化硅层电容与厚度成反比，二氧化硅层厚度越大其电容越小，流过二氧化硅层的位移电流变小，因此基底的介质损耗降低，所以TSV的传输性能随着二氧化硅层厚度的增加而改善。在设计时，应在制造工艺允许的范围内考虑增大二氧化硅层厚度[9]。
4 结 语
通过对TSV电热耦合条件下的传输性能仿真分析，揭示了温度及TSV模型结构参数对于信号传输特性的影响。其TSV互连高度和半径与传输性能成反比，二氧化硅层厚度与传输性能成正比，建立了TSV的等效电路模型，并把它的元件参数提取出来，然后给出了提取参数的公式，最后对物理结构仿真曲线和电路模型的合理性进行对比，得到了很好的验证。本文给出的TSV结构尺寸与信号传输特性的关系，可以为设计者提供TSV结构尺寸方面的参考，元件的提取方法及其等效电路的模型能够减少设计时间，从而提高三维集成电路的设计效率。
参考文献
[1] 贾国庆，林倩，陈善继.3D IC⁃TSV技术与可靠性研究[J].电子技术应用，2015（8）：3⁃8.
[2] 黄春跃，梁颖，熊国际，等.基于热⁃结构耦合的3D⁃TSV互连结构的应力应变分析[J].电子元件与材料，2014，33（7）：85⁃90.
[3] HOE Y Y G， TANG G Y， DAMARUGANATH P， et al. Effect of TSV interposer on the thermal performance of FCBGA package [C]// Proceedings of 2009 the 11th Electronics Packaging Technology Conference. Singapore： IEEE， 2009： 778⁃786.
[4] HO S W， YOON S W， ZHOU Q， et al. High RF performance TSV silicon carrier for high frequency application [C]// Proceedings of 2008 the 58th Electronic Components and Technology Conference. Florida： IEEE， 2008： 1946⁃1952.
[5] KATTI G， STUCCHI M， DE MEYER K， et al. Electrical modeling and characterization of through silicon via for three⁃dimensional ICs [J]. IEEE transactions on electron devices， 2010， 57（1）： 256⁃262.
[6] 朱樟明，左平，杨银堂.考虑硅通孔的三维集成电路热传输解析模型[J].物理学报，2011，60（11）：675⁃680.
[7] SUN J D， LU Z X， FRICK M， et al. Frequency⁃thermal characterization of on⁃chip transformers with patterned ground shields [J]. IEEE transactions on microwave theory & techniques， 2007， 55（1）： l⁃12.
[8] 熊海，孔学东，章晓文，等.利用高频C⁃V特性评价CMOS工艺[J].半导体技术，2010（4）：383⁃387.
[9] 贺翔，曹群生.面向三维集成封装的硅通孔电特性分析[J].中国电子科学研究院学报，2012（3）：302⁃306.
[10] CAUGHEY D M， THOMAS R E. Carrier mobilities in silicon empirically related to doping and field [J]. Proceedings of IEEE， 1968， 55（12）： 2192⁃2193.